随着系统级芯片设计技术的成熟，设计工程师要考虑将射频(RF)功能集成到更多的系统级芯片设计之中。在蓝牙方案选择上，他们就面临两难的选择。是采用单芯片方案在片内部实现射频模块，还是采用双芯片方案在片外放置射频电路？选择的准则是什么？本文试图就这些问题进行探讨。

虽然SoC工艺支持RF功能的集成，但在SoC上放置RF模块将会大大改变芯片版图设计的布局。对RF输入/输出的需求将影响版图设计以及封装类型，对性能的需求将影响工艺选择，甚至不得不选择成本高的工序，而且噪音和干扰信号问题可能使得系统性能更多地依赖于数字和RF模块之间的隔离，这些技术和成本因素是人们很难作出是否在SoC上集成RF功能的原因所在。

一般地说，技术折衷很难定量计算，但它取决于IC上数字噪声和RF电路的性能要求。成本上可以通过工艺选择、数字电路的数量和RF电路的数量进行折衷处理。

集成RF模块的技术考虑

技术上决定是否将一个RF模块合并到一个SoC上，要根据具体情形而定。为使这种集成在技术上可行，必须将RF模块与数字部分充分隔离，以便在与数字输入/输出兼容的封装内满足RF输入/输出需求。

虽然RF模块的信号不会影响SoC的数字部分，但进入RF模块的耦合数字噪声却是一个难题，这种噪声耦合要么降低RF系统的灵敏度，要么引入输出通道无法接受的干扰信号。可接受的耦合程度与系统有关。例如，在2.4GHz ISM频带上，要求发送输出的干扰信号带宽小于－40 dBm。

对于输出功率接近0dBm的2类或3类蓝牙发射器来说，干扰信号必须小于-40dBc。假定内部RF发射信号与数字噪声信号的数量级相同，那就要大约50dB隔离以满足FCC对隔离度的需求。对于1类蓝牙系统，发射功率高达20dBm，因而需要更高的隔离度。

无论是信号线还是电源线，RF模块通常需要与外部电路进行低电感连接。典型SoC的管脚数很多，这就意味着在各种四方扁平封装器件内加入RF模块是不切实际的。球珊阵列要好一些，对RF系统级芯片来说也许是最实际的选择。幸运的是，越来越受欢迎的焊球装配技术对于解决RF模块的集成是一种可行的方案，它使得集成了RF模块的SoC封装环境达到了与独立的RF IC一样好的效果。对于一个封装好的SoC，RF模块最好放在某一角上。除非RF模块很小，否则，它的输入/输出将会占据元件外围的重要部分，挤压数字输入/输出并引出装配问题。

集成RF模块的成本考虑

CMOS工艺向更小尺寸发展对大型数字SoC器件的开发十分有益。但是这也使单位面积的硅成本升高了。由于裸片尺寸减少，数字IC中单个门的净成本下降。对于模拟和RF模块，由于尺寸变化不大，成本反而升高。

工作电压的情况也很类似。电压的降低有助于减小数字模块功耗，但是，它却使模拟和射频设计更加困难：动态范围缩小，电路拓扑结构选择更加有限，外部负载更难驱动。幸运的是，栅长减少导致的固有速度增加既可以用于更高频率，还可以在给定频率下降低功耗，这对射频和数字电路都有益。对射频而言，使用0.18微米或0.13微米CMOS工艺比使用0.25微米工艺要好一些，但是费用昂贵，而且在大多数情况下使得RF设计更加困难。

加入RF模块对成本的影响依赖于SoC上数字和模拟电路的相对数量。下面比较0.25、0.18和0.13微米三种工艺，为进行公平比较，分别将三种工艺的每平方毫米成本归一化为0.7、1和1.5。如果集成RF电路，由于需增加厚金属工序，成本要增加20％，此时相对的数字密度分别为0.4、1和1.9。

图1中生成一个独立于工艺的10平方毫米的硅RF区域，假定所有的IC都是有限内核，内核周围放置350微米的焊盘环。图1显示了每种工艺中一种或两种IC的成本。可以看到，SoC中门数量越多，混合IC成本越高，这是因为RF的额外费用增加了数字电路的成本。虽然如此，如果两种IC在同一种工艺下制造，成本差别不大。

图2 显示了0.25微米工艺制造的射频IC的曲线，三种工艺中，每一种内都集成了数字IC。为了便于比较，也显示了集成单个IC的曲线。大规模数字系统中，若数字IC用0.13微米工艺制造，而RF IC用 0.25微米工艺制造，成本将会降低。应用这种有效的技术，将使整体成本降低。

简化的模型忽略了一些可能影响成本折衷的因素。最重要的可能是疏忽了双芯片方案中附加的I/O效应。假定芯片包含有限的内核，因而可将I/O成本排除在分析之外。忽略输入/输出的成本是合理的，因为在大多数情况下，驱动RF模块只需要很少的输入/输出。在数字和RF模块之间的真实带宽和成本将由一种IC的成本决定，SoC设计工程师将不得不衡量其它因素以便作出决定。

本文小结

总之，促使人们将RF模块引入SoC的因素有许多，比如降低成本、减小面积以及获得更高的性能。对于主流数字混合信号系统，在SoC上集成RF模块的成本会比较高，而且单个IC方案中的缺陷仍会存在。然而，集成RF模块的SoC毕竟是少数，只有特殊要求下才会需要，如要求尺寸很小或很高的带宽的时候。

对包含RF、基带和支持电路的“单芯片”蓝牙无线方案，0.18微米工艺下每英寸内RF和数字电路的面积为10 平方毫米是比较合适的。虽然如此，双芯片解决方案并不很昂贵。由于成本差别不是很大，又有其它的因素支持集成，因而蓝牙系统基带部分的方案仍然悬而未决。

阻碍在SoC中集成RF部分的因素还会继续存在一段时间，因为系统级芯片使CMOS工艺前进的步伐减慢，在大多数应用中将RF模块引入SoC还不太现实。这并不是说高级CMOS工艺中无法实现RF模块，或者不存在混合信号射频IC。恰当地说，在不远的将来，射频与数字电路的综合主要应用于数字电路与RF电路面积具备可比性或稍小的情况，以及数字电路自然与RF分开的情况。

作者

Tony Caviglia

Email: tonyc@tality.com

高级顾问

Tality公司

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。