知识产权(IP)贸易支持者认为，象运放、数据转换器以及更为复杂的MPEG编解码器及RAMDAC等模拟功能电路的数字化版本可轻易地向全球倾销。原则上，人们可以从知识产权(IP)供应商那里购买一个单元模块并把它简单地集成到大型系统级芯片(SoC)中去，然后稍加改动，再交给象TSMC或UMC这样一些台湾生产厂家进行加工生产。

EDA工具供应商在这方面起到了推波助澜的作用。他们宣称设计复用的快速发展得益于硬件描述语言(如Verilog和VHDL)、建库工具、多级建模、更快的仿真引擎以及用于对由3D互连引起的基底噪声或难以预测的时延进行建模的新指针工具。实际上，象Cadence Design Systems、Mentor Graphics、Avant! 、Synopsys这些EDA公司的建库和建模工具已经为IP贸易打下了基础。上述公司以及其它一些公司的论点在今年10月21-22日召开的第七届EDA&Test年会(www.edat.asiansources.com)上将会得到进一步的详细讨论，该年会将在台湾新竹科技工业园的Life Hub大楼举行。

但是，模拟电路的IP贸易相对数字电路来说要困难得多。原因与设计人员想从这些电路中获得什么有关。对于数字电路，人们处理的仅是1和0两种形式；而在模拟电路中，即使是总线或电缆驱动器这类接口器件，人们处理的也是实际的电压和电流信号。正因为如此，模拟电路比数字电路更需要特殊工艺。一个针对特殊CMOS工艺开发的电路不一定非得采用类似的工艺制造，即使几何尺寸完全相同也是如此。数字电路在向小型化发展(比如从0.25μm到0.18μm)时常常会获得更好的性能(例如更快的时钟速率或更低的功耗)，而模拟电路则相反，随着几何尺寸的减小，它的性能可能越来越差，甚至根本不能工作。

这种模拟产品的非通用性会对那些在亚洲制造和开发的混合信号电路产生巨大的影响，如PCI总线和南桥(South Bridge)接口控制器、数据存储控制器、图形、视频和声音控制器等。在亚洲，正在探索IC集成方法以降低PC母板和插卡成本的芯片和ASIC设计者将会在模拟领域里苦苦搜索可转换的技术。他们还需要花大量的时间来调整和改动设计以确保模拟IP的正常工作。

IP插件标准

当然，为了方便地开展模拟单元电路的贸易已进行了大量的开发工作。其中之一便是对用于描述专门IP交换的规范(可能的话，还包括工艺)进行标准化；另外一个重要的开发工作是设计便于模拟IP创建的工具，以及它们在基底上与数字电路的集成。

举例来说，在标准化方面，多公司虚拟插座接口联盟VSIA(与Cadence, Mentor Graphics, or Synopsys等EDA工具供应商一起)正在试图设计样板，用于模拟IP交换。

在对模拟/混合信号IP规范(模拟IP交交易指南)1.0版的描述中，VSIA认为只有买卖双方使用相同的工艺时才能进行交易。原则上，模拟/混合信号IP规范提供了IP设计者和IP用户之间的接口。对于系统集成商而言，在标准化努力的第一阶段VSIA所提及的是用于系统集成的“可发货清单”。

在2月份，我会见了一些Cadence公司的工程师，他们作为主要负责人正在努力开发模拟IP交易的标准。其中有VSIA混合信号工作组的主席Henry Chang，技术主负责人Larry Rosenberg。虽然数字电路交易标准允许提取高级别电路，如寄存器传输级(RTL)综合子集和时序模块，但模拟IP的标准严格受物理特性的约束。Henry Chang认为：“对于模拟电路，也许便携概念还没有得到解决，模拟电路具有第三、第四和第五级产品，与具体工艺关联极大。”

Chang又指出目前需要将采用专门工艺的模拟单元转换成采用相同工艺的数字设计。而便携程度实际上均取决于IP供应商。工艺不是全自动的。例如，对模拟电路设计师来说没有可能或不可能成为IP的推荐实例。唯一的可能是交易中的IP事实上能够使用很多次。在VSI“合同”(也被叫做模拟IP交易的“检查清单”)中包括模型、图像和数据。如果数字化设计者希望集成模拟模块，那么，VSIA混合信号规范便是他们所必须的。

目前的规范定义了一些关键事件，特别是那些属于布局的问题(例如布线的偶然性)。其它一些在规范中定义的问题(大概有10到12个)包括时序、时钟和缓冲问题等。VSIA认为检查清单不能作为两个独立公司之间的合法捆绑文件使用。尽管如此，它却足以用作一个大公司各部门间的“软件合同”。Chang说：“你也许从来不知道他们准备怎样利用它，但目前的文件确实已经涵盖了大部分的问题”。

“IP实际上意味着‘上市时间’，” OVI(open verilog international)联盟主席，Model Technology的Dennis Brophy如是说。他的解释是，不管一个数字内核(如ARM处理器)的交易如何频繁，它的性能是不固定的，会随着所使用的综合工具类型而变化。人们购买这种类型的产品不是看中它所能提供的性能，而是因为它能帮助你快速地推出自已的产品。

Brophy相信Verilog-AMS扩展也许能为VSIA的模拟IP贸易提供标准。同时他也认为，Verilog-AMS的功效取决于设计人员能否很好地将集成电路的数字和模拟部分集成到一起。OVI正在修改它的语言参考手册以符合Brophy所说的“模拟外观”。OVI联盟正在尝试增加可用于销售的“成品器件”数量。

Brophy说：“我没有见过模拟器件的软件内核，但肯定有许多硬件内核垄断在某一加工厂中。”当产品出产后，一些大型铸造厂将会与用户共享他们的模拟技术。例如TSMC去年就宣称想要通过组装IP核来加强SoC的开发并提供给用户使用，这些客户主要是美国的自己没有加工厂的半导体开发商。早在1996年12月TSMC经理就认为，许多现有产品特性都日益趋向于支持数字设计，而厂商也在完善他们的混合信号单元库，增加了MPEG-1、MPEG-2视频编解码器，16位和18位Σ-Δ音频DAC，140MHz视频DAC以及700MHz数据通信PLL等单元。这些是专门针对需要这些功能的用户而开发的。实际上这是TSMC的CMOS工艺IP标准化的行动。

在美国，晶圆加工厂服务组织如Alpha Technologies公司可以提供专用的IC工艺(与LPS一起)用于模拟和混合信号设计。这些专用的工艺包括：

(1) 用于UVEPROM混合模拟数字的50V、1.2μm HVCMOS工艺；

(2) 用于DC-DC转换器的高压单元和充电泵单元的1.2μm HVCMOS技术；

(3) 1.2μm HVCMOS技术的运放单元；

(4) 用于RF器件的25GHz线性双极工艺；

(5) 350V的BCDMOS(BiCMOS工艺加上DMOS功率晶体管和1,500V的电容)；

(6)中频IF应用的0.4μm、12GHz的 BiCMOS工艺技术。

ST微电子公司上市了一系列用于0.5μm和0.35μm CMOS和BiCMOS库的模拟和复杂的混合信号IP。其工艺包括多晶硅电阻器电容器和18GHz的双极NPN晶体管。模拟IP模块包括运放、比较器、振荡器、线性电压参考调节器(包括LDO)、数据转换器(包括一个20比特Σ-Δ音频DAC和内存驱动电路)。美国Microsystems公司(AMI)也推出了20V 0.5μm的 CMOS工艺，用于LCD驱动器和马达控制(模拟系统要求击穿电压优于5V)。这些IP并不是免费的，但象TSMC的IP一样，可为使用他们的ASIC或生产服务的用户免费提供。

在设计复用(D&R)互联网工程师网站http://www.design-reuse.com/中提供了“虚拟器件黄页”，在上面能找到可用于销售的IP清单(模拟或其它类)。

支持新的工具

除了专用工艺外，各厂家还开发出了大量的建模工具，同时具有足够的工艺信息以支持某些模拟特性转换，不需要人们再花时间进行模拟电路的综合。

据说一家名为Antrim Design Systems的新兴公司正在破解模拟电路综合技术。该公司的直接产品带有Antrim-ACT，这是一个用来建立模拟单元多工艺模型的模拟描述工具。这些模型可成为快速仿真和IP贸易的基础。公司的主要负责人来自Hspice pioneer Meta-Software公司(现在是Avant!的子公司)和PSpice developer Microsim公司(目前是OrCad的子公司)。它的产品涉及仿真、描述和模型开发领域，除此还打算开发模拟IP封装和综合产品。

Antrim所谓的“硅校验行为模型”反映了Veriog-AMS的建模技术，它与数字Verilog模型兼容。这些模型也能模拟实际硅原型的电路规范参数，如Vdd(供电电源)和温度变化。Antrim副总裁Leslie Spruiell先生说道：“这些模型可作为任何模拟IP的基础。”

在用于模拟和混合信号IP建造的指针工具中，一家法国公司Snaketech提供的Layin2.0 有限元素分析工具尤其引人注目。这是一个基底建模和噪声分析工具，它可以让设计师仿真基底的耦合噪声，这种噪声是引起模拟和混合信号IC第一硅原型故障的常见原因。